Ganhar uma HDTV LED de 40 polegadas Samsung com o Reg e HP!
Hot chips O novo processador Sparc M6, revelou na conferência Hot Chips na Universidade de Stanford, esta semana, faz uma declaração ousada sobre a intenção da Oracle para investir em grande ferro muito sério e ir atrás de Big Blue em grande forma.
Movimento da Oracle é algo que o mercado de sistemas necessita desesperadamente, particularmente para os clientes, onde grande memória principal é absolutamente necessário. E - boa notícia para Ellison & Co. - a cada dia que passa, a computação em memória grande está começando a ser cada vez mais importante, assim como nos dias de glória do negócio RISC / Unix.
Parece que ele levou a Oracle para finalmente obter um microprocessador decente e interconexão equipe de desenvolvimento em conjunto para a Sun Microsystems, que é um pouco de vergonha para Sunners que tinham muitas das idéias conceituais certas para um servidor muito parecido com os Sparc M6 máquinas em mente quando eles criaram o UltraSPARC-III mais de uma década e meia atrás. Depois de sucessivas ondas de equipes de desenvolvimento de chips com grandes ambições que não foram cumpridos - a malfadada "Millennium" UltraSPARC-V e "rock" projetos UltraSPARC-RK sendo os maiores fracassos, mas há outros - a divisão de microeletrônica do Big Larry tem estabeleceu-se e entregou três processadores e cada vez mais sofisticado interconexões e escalabilidade do sistema.
O Sparc M6, revelado no Hot Chips, faz quatro.
Para os entusiastas do sistema lá fora, que anseiam opções e que amam o grande ferro, este é um retorno bem-vindo de engenharia de verdade. Ele continua a ser visto se a Oracle pode fabricar e vender esses sistemas, especialmente porque eles só correr Solaris e não o Linux ou Windows, mas qualquer máquina que pode ser dimensionado para 96 soquetes é obrigado a chamar a atenção de agências governamentais de três letras e grandes corporações que estão procurando muito grandes espaços de endereçamento de memória para aplicativos para jogar dentro
Enquanto o núcleo do S3 no coração da mais recente Sparc T4, T5, M5 e M6 processadores é modestamente poderosa em comparação com Xeon, Power, System z, e mesmo Itanium (sim, Itanium) alternativas, há uma abundância de cargas de trabalho onde os S3 núcleo vai fazer muito bem.
O processador M6 da Oracle
E assim, se a Oracle quer empurrar Sparc M6 sistemas de forma agressiva, ele vai ter que vir a público e dizer que, para muitos clientes destas máquinas são melhores do que um cluster Exadata baseado Xeon e até mesmo mais adequado do que uma máquina de quatro Xeon E7-socket para hospedagem um banco de dados in-memory. Se a Oracle fazer isso, El Reg pensa que a família Sparc M de máquinas (ou seja, as feitas pela Oracle, e não as feitas pela Fujitsu, que tem um processador totalmente diferente e interconexão nas duas linhas de produtos mais recentes depois de compartilhar um projeto Fujitsu nas últimas várias gerações) pode ser o meio de um ressurgimento em grande ferro para a antiga Sun Microsystems.
Em outras palavras, se o Sparc M6 e Bixby trabalho de interconexão como publicidade, hardware-loving Larry não precisa construir conjuntos Exadata mais e pode se concentrar em imagens de banco de dados único em execução no grande de ferro. Oracle não precisa Intel. Ela só precisa de vender e Sparc Solaris, Sun como fez durante o boom das pontocom.
Isto, naturalmente, é, provavelmente, não vai acontecer. A Oracle tem investido demais em sua linha de servidores Exa, ea menos que os vendedores da Oracle são motivados a vender os servidores Sparc M onde eles poderiam vender máquinas Exa para o banco de dados, aplicação web, ou as cargas de trabalho de análise, tudo isso de engenharia será desperdiçado esforço.
O Sparc T and chips M já percorreu um longo caminho nos últimos três anos que a Oracle Sun propriedade e obteve a sua casa de chips Sparc em ordem. Veja como os quatro processadores empilhar em termos de seus feeds básico e velocidades:
A última Sparc T and chips M, em comparação
A série T Sparc são destinadas a sistemas de médio porte e entrada, abrangendo de um a oito soquetes e até 512GB de memória por soquete. O Sparc T5 encolheu a um processo de 28 nanômetros - todas as fichas de servidores da Oracle e chips de interconexão estão gravadas pela Taiwan Semiconductor Manufacturing Corp (aka TSMC), enquanto Sun usado Texas Instruments como fab - e que permitiu que a Oracle dobrar até dezesseis núcleos e 128 linhas em uma morrer.
Com o salto do Sparc M5 para o M6, a Oracle não está mudando processo de 28 nanômetros, mas está fazendo um chip maior, com o dobro de núcleos. Mas, novamente, os processadores da série M, enquanto que com base nos mesmos oito núcleos de rosca S3, têm um número diferente de núcleos por die e muito maior cache L3 e principais memórias que alimentam os núcleos. E, graças à on-chip SMP, que é semelhante ao utilizado nos Sparc T5 fritas, os chips M5 e M6 pode ser usado para ligar até oito gluelessly soquetes para uma imagem de sistema único. E com os M6 máquinas, a interconexão Bixby foi impulsionado a escala de 32 soquetes até 96 soquetes - mais sobre isso daqui a pouco.
Como um lembrete, o núcleo do S3 tem um processador dual-issue, out-of-order pipeline. Cada núcleo tem oito threads usando Sun / Oracle implementação de multithreading simultâneo, que virtualiza que pipeline e faz parecer que oito em vez de um para o sistema operacional.
Tópicos do chip, já que estes pipelines virtuais são chamados, podem ser alocados de forma dinâmica, o que significa que as instruções que têm maior prioridade - o que a Oracle chama de uma linha crítica - pode hog tantos recursos que eles precisam até todos os recursos do núcleo, se ter a prioridade. Com efeito, um núcleo S3 ou todos os núcleos S3 em um dado ou em um sistema pode ser configurado com tópicos críticos e executar como se fosse uma máquina single-threaded. Esta segmentação dinâmica era novo com o Sparc T4, e isso fez uma diferença real para a viabilidade da linha de servidores Sparc, muitas aplicações legadas Sparc / Solaris são devoradores de recursos e não fazer bom uso de todos esses tópicos.
Diagrama de blocos do chip Sparc M6
Os núcleos S3 no chip M6 tem instrução 16KB L1 e caches de dados, que é um pouco magro para os padrões modernos, além de uma cache L2 de 128KB, que também é um pouco magro. O chip M6 tem 48MB de cache L3 no dado, que é compartilhado por todos os doze núcleos do processador. Mais uma vez, dado o aumento de núcleos, que você esperaria para a Oracle têm impulsionado o cache L3 por um fator de dois, mas com 4,27 bilhões de transistores no chip, o M6 já é um monstro.
É razoável supor que, com um encolher de 20 nanômetros com o suposto Sparc M7, a Oracle vai provavelmente focar incrementando a velocidade do clock e impulsionar as caches, bem como a adição de mais aceleradores on-chip para melhor posicionar os chips da série M contra a sua energia e Xeon alternativas na parte alta da raquete do servidor. Em 96 soquetes, 1.152 núcleos e 9216 threads de uma única imagem do sistema com a interconexão Bixby totalmente estendida em, Oracle não precisa se concentrar em escalabilidade para um tempo - a não ser, é claro, os operadores de centros de dados hiperescala e agências de três letras pedir para ele.
O Sparc M6 tem quatro controladores de memória DDR3 sobre o dado, cada uma alimentação para dois chips de memória-tampão, que por sua vez, cada um tem dois canais de memória que suportam dois cartões de memória DDR3. Isso funciona para 16 canais e 32 slots, e com cartões de memória de 32GB, que lhe dá um máximo de 1TB por socket. Então, isso significa que o topo de gama M6 servidor Sparc pode ter 96TB para alimentar os 1.152 núcleos.
Os doze núcleos no chip M6 estão ligados através de uma interconexão de 12 por 5 barra, com quatro dos tubos que ligam os núcleos de cada um dos quatro segmentos de cache 12MB L3, o quinto tubo é utilizado para interligar os núcleos para o I / O subsistema, que se alimenta fora de duas interfaces 3.0 PCI-Express no die. Esses controladores suportam dois x8 portos de tráfego PCI cada um. O chip também tem sete ligações de escalabilidade (SLS) que implementam a interconexão SMP sem cola, que conecta cada tomada em um cluster para todos os outros socket. "Coerência de pequena escala não é possível dimensionar-se", explicou Ali Vahidsafa, principal engenheiro de hardware sênior da Oracle que estava no comando do projeto M6 ", e deveria ser óbvio que a coerência em larga escala é complicado."
Sem brincadeira. Mas a Oracle está tomando uma facada nele mesmo assim.
O chip Sparc M6 também tem sete ligações de coerência (CLS), que chegam para os chips de interconexão Bixby para escalar além de oito vias SMP para atacar várias máquinas de quatro vias juntos em um web NUMA gigante. Dependendo de quantas fichas Bixby são usados, a Oracle pode criar máquinas com 16, 24, 32, 48, 64 ou 96 soquetes, todos com um único espaço de memória compartilhada. O chip Sparc M6 tem um 4.1Tb/sec surpreendente de largura de banda agregada de alimentação dentro e fora dos SL e portas CL.
Aqui está o que o esquema de uma máquina de 32-socket usando doze Bixby fichas de interconexão se parece com:
A interconexão de Bixby para os servidores M6
A interconexão de Bixby não estabelece tudo-a-tudo ligações em um nível socket, assim como você construir máquinas cada vez maiores, pode demorar vários saltos para ir de um nó para outro no sistema. (Isto não é diferente do que a NUMAlink 6 de interconexão da Silicon Graphics, que implementa um espaço de memória compartilhada usando chips de Xeon E5, ou o "Aries" XC interconexão inventado por Cray e agora propriedade da Intel ou da Fujitsu "Tofu" interconexão, nem de que implementa a memória compartilhada entre os nós. Se você quiser escalar, você tem que hop).
Os Bixby coerência-switch chips de manter diretórios de cache L3 para todos os processadores em um determinado sistema, e um processador de fazer um pedido de memória tem que usar o CLS para encontrar o grupo SMP próprio processador no sistema, e, em seguida, o soquete do processador na SMP grupo que tem a memória que ele precisa. Em seguida, ele pula para a chips mais próximo Bixby ligados a esse segmento da máquina (não diretamente, mas por que passa sobre o CLS e, em seguida, SLS volta através CLS), e vai até o SL adequada para atingir esses dados em cache L3 ou usar o local, memória principal associado a essa tomada de recuperá-lo a partir de DRAM, se ele não estiver em cache.
A máquina é um ninho NUMA de servidores SMP. E para contornar os atrasos óbvios de hopping, a Oracle tem overprovisioned os interruptores Bixby para que eles tenham muita largura de banda. O SLS tem quatro faixas de tráfego em ambos os sentidos rodando a 12Gb/sec, mas o CLS tem doze faixas em execução em que a largura de banda. Cada Bixby tem links para dezesseis SLs. Em 32 vias máquina mostrada acima, cada Bixby ganchos para quatro das oito soquetes em cada oito vias SMP, e parece que ele pode levar de um a quatro hops para ir de um processador para outro no sistema.
A máquina Sparc M5-32 que a Oracle já uma dúzia de navios que utilizam chips de Bixby pode ter quatro domínios de hardware particionado fisicamente (um para cada SMP na caixa), e tem 3.1TB/sec de largura de banda agregada sobre o CLS e 1.5TB/sec de largura de banda agregada nas SLs.
Não está claro quando a Oracle será lançado o processador Sparc M6 ou as máquinas de usá-lo. Mas Vahidsafa disse que a Oracle pretende apoiar tanto Sparc M5 e M6 processadores lado a lado no mesmo sistema, permitindo uma atualização gradual dos processadores quando os clientes compram high-end caixas do Oracle Sparc. Isso é algo que Sun costumava fazer, e que a IBM ea Intel não permitem com o seu respectivo Poder and chips Xeon e chipsets. ®
Nenhum comentário:
Postar um comentário